クロックツリー †
STM32のクロックツリーは以下の図の様になっています(データシートより引用)
STBee(mini)デフォルトの設定 †
原振 †
| LSE OSC | LSI RC | HSE OSC | HSI RC |
| 32.768KHz | 40KHz | 12.00MHz | 8.00MHz |
初期設定 †
| PLLXTPRE | HSE | 12.00MHz | 選択 |
| HSE/2 | 6.00MHz | 12.00MHz |
| PLLSRC | PLLXTPREで選択したHSE | 12.00MHz | 選択 |
| HSI/2 | 4.00MHz | 12.00MHz |
| PLLMUL | PLLSRCで選択したCLKの2～16倍(max72MHz) | 倍率 | PLLCLK |
| | 6倍 | 72.00MHz |
| USBCLK | "PLLCLKの1/1か1/1.5 USBCLKは必ず48MHz | 分周率 | USBCLK |
| | 1.5分周 | 48.00MHz |
| SYSCLK | HSI | 8.00MHz | |
| PLLCLK | 72.00MHz | 選択 |
| HSE | 12.00MHz | 72.00MHz |
| I2S3CLK | SYSCLKと同じ | 72.00MHz | |
| I2S2CLK | SYSCLKと同じ | 72.00MHz | |
| HCLK | SYSCLKの1/1～1/512 | 分周率 | HCLK |
| | 1.0分周 | 72.00MHz |
| SDIOCLK | HCLKと同じ | 72.00MHz | |
| FSMCCLK | HCLKと同じ | 72.00MHz | |
| PCLK1 | HCLKの1/1,1/2,1/4,1/8,1/16(max36MHz) | 分周率 | PCLK1/APB1 |
| | 2.0分周 | 36.00MHz |
| TIMXCLK | PCLK1の分周率で自動設定 | 倍率 | TIMXCLK |
| | 2倍 | 72.00MHz |
| PCLK2 | HCLKの1/1,1/2,1/4,1/8,1/16(max72MHz) | 分周率 | PCLK2/APB2 |
| | 1.0分周 | 72.00MHz |
| TIMxCLK | PCLK2の分周率で自動設定 | 倍率 | TIMXCLK |
| | 1倍 | 72.00MHz |
| ADCCLK | PCLK2の1/2,1/4,1/6,/1/8(max14MHz) | 分周率 | |
| | 6分周 | 12.00MHz |
| SYSTick | HCLKの1/8 | 分周率 | |
| | 8.0分周 | 9.00MHz |
| RTCCLK | HSEの1/128 | 93.75KHz | |
| LSE | 32.768KHz | 選択 |
| LSI | 40KHz | 32.768KHz |
![[PukiWiki]](image/pukiwiki.png "[PukiWiki]")
STM32-ClockTreeSTBee.png
STM32-ClockTree.png
